PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-046764

(43) Date of publication of application: 16.02.1990

(51)Int.CI.

H01L 27/10

G11C 17/08

(21)Application number: 63-197674

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

08.08.1988


(72)Inventor: IWAMATSU SEIICHI

(54) NON-VOLATILE FIXED MEMORY DEVICE

(57)Abstract:

PURPOSE: To arrange a non-volatile fixed memory part in a three-dimensional manner, and increase the integration degree of a semiconductor integrated circuit device, by forming a thin insulating film of specified material, on the surface or the side surface of a first electrode formed on a semiconductor substrate insulating film, and forming a second electrode via the above thin insulating film.

CONSTITUTION: On the surface of a semiconductor substrate 1 of Si, an insulating film 2 of SiO2 is formed; on the surface of the insulating film 2, a first electrode 3 composed of polycrystalline Si, Al, W, WSi, etc., is formed; thereon, an interlayer insulating film 6 made of CVPSiO2 or the like is formed; a window is opened in a part, on the first electrode 3, of the interlayer insulating film 6; a thin insulating film 4 of SiO2, SiON, Si3N4, Al2O3, etc., is formed by CVD method or oxidation method; a second electrode 5 composed of polycrystalline Si, Al, W, WSi, etc., is formed on the thin



insulating film 4. The thin insulating film 4 may be formed also in the following manner; the film 4 is formed as far as to the side surface of the first electrode 3, and thereon the second electrode 5 is formed so as to extend on a part of the side surface of the first electrode 3. In this case, the space insulating film 6 is not always necessary.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

THIS PAGE BLANK (USPTO)

⑩日本国特許庁(JP)

⑩特許出願公開

個公開特許公報(A) 平2-46764

®Int. Cl. 5

識別記号

庁内整理番号

❷公開 平成2年(1990)2月16日

H 01 L 27/10 G 11 C 17/08

431 8624-5F

> 7341-5B G 11 C 17/00

301 審査請求 未請求 請求項の数 3 (全3頁)

60発明の名称

非熔断固定記憶装置

②特 顧 昭63-197674

20出 願 昭63(1988)8月8日

岩松 @発明者

M —

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

セイコーエブソン株式 の出願

東京都新宿区西新宿2丁目4番1号

会社

外1名 弁理士 上柳 雅誉 の代理 人

1. 発明の名称

非熔断固定記憶装置

2. 特許請求の範囲

- (1) 半導体基板上には絶縁機が形成され、該絶 緑膜上に形成された、第1の電極の表面又は側面 のいずれか又は、表面と側面の一部には、Si 0., SiO. & Si. N., SiO. N. Al, O, bantsi, N. bantAl, 0、等から成る薄い絶縁膜が形成され、該薄い絶 緑膜を介して第2の電極が形成されて成る事を特。 徴とする非熔断固定記憶装置。
- (2)第1の電極あるいは第1の電極と第2の電 極を多結晶Siとなす事を特徴とする請求項1記 戴の非熔断固定記憶装置。
- (3)第1の電極あるいは第1の電極と第2の電 極をABとなす事を特徴とする請求項1記載の非 烙断固定記憶装置.

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、非熔断固定記憶装置の構造及び材料 構成に関する。

【従来の技術】

従来、非熔断固定記憶装置は、第3図に示す如 き構造をとっていた。すなわち、Siから成る半 導体蓄板21の表面には、Si0gから成る絶縁 膜22が形成され、該絶縁膜22に開けられた窓 から拡散層から成る第1の電極23を形成し、該 第1の電極23の表面の一部にオキシナイトライ ド (SiON) から成る薄い絶縁膜24を形成 し、該薄い絶縁膜24の表面に第2の電便25を 形成して成るのが通例であった。本例の反熔断固 定装置としての動作は、第1の電極23と第2の 電極25との間に電圧を印加し、薄い絶縁膜24 を絶縁破壊されて第1の電極23と第2の電極2 5とを導通状態となさせるもので、非熔断固定記 (動作となるわけである。

{発明が解決しようとする課題}

しかし、上記従来技術によると半導体基板に は、出来る限りトランジスクを多数形成し、集積 度を高めようとするのに対し、非熔断固定記憶装 置を半導体基板に形成するわけであるから集積回 路の集積度の向上には向かないと云う課題があった。

本発明、かかる従来技術の課題を解決し、半導体集積回路装置における非熔断固定記憶装置部を 3次元的に配置し、半導体集積回路装置の集積度 の向上を計る事を目的とする。

【課題を解決するための手段】

上記課題を解決するために、本発明は、非熔断固定記憶装置に関し、半導体基板上に、絶縁膜を形成した、第1の電極の表面又は側面のいずれか又は表面と側面一部には、SiO。とSiO。とSiO。とSiO。とAe。O。あるいはSi。N。あるいはAe。O。等から成る薄い絶縁膜を形成し、該薄い絶縁膜を介して、第2の電極を形成する手段をとる事

第2図では、Siから成る半導体基板1の表面には、Si0。等から成る絶縁膜12が形成され、該絶縁膜12の表面には多結晶Si、Ae、
W、WSi等から成る第1の電極3と第2の電極5の少くともギャップ間に、Si0。、Si0N、Si,Na、A1。0。等から成る薄い絶縁膜14がCVD法や酸化法により形成されて成る。尚薄い絶縁膜4は第1の電極3や第2の電極5の表面や側面に延在して形成されても良い。

【発明の効果】

本発明により半導体集積回路装置に非熔断固定 記憶装置を集積度高く形成する事ができる効果が ある。

4. 図面の簡単な説明

第1 図及び第2 図は本発明の実施例を示す非熔 断固定記憶装置の要部の断面図であり、第3 図は 従来技術における非熔断固定記憶装置の要部の断 面図である。 を基本とする。

〔実 施 例〕

以下・実施例により本発明を詳述する。第1図 及び第2図は本発明の実施例を示す非熔断固定記 憶装置の要部の断面図である。

第1図では、Siから成る半導体基板1の表表では、SiO。から成る絶縁2を形成し、数SiO。 数色は 2を形成 W SiO。 数色 3を形成 U C V D SiO。 等による。 質性 3を形成し、C V D SiO。 等による。 履間絶縁 6の第1の電極 3上の一部を SiO N、Sio N。 A & 2、O。 等の 4 を E を B がら成る。 数 3 の 4 と に 、 3 の 4 と に 、 3 の 4 と に 、 3 の 4 と に 、 3 の 4 と に 、 3 の 4 と に 、 3 の 4 と に 、 3 の 4 と に 、 3 の 4 と に 、 4 と の 4 と に 、 5 に が 6 と な 6 と で 7 と で 6 と で 7 と で 6 と で 7 と で 6 と で 7 と で 6 と で 7 と で 6 と で 7 と で 6 と で 7 と で 6 と で 7 と で 6 と で 7 と で 6 と で 7 と で 6 と で 7 と で 6 と で 7 と

1、11、21···半導体基板

2、12、22··· 絶縁膜

3、13、23・・・第1の電極


4.14.24・・・ 薄い絶縁膜

5、15、25・・・第2の電極

6・・・・・・・・ 滑間絶縁膜

以上

出願人 セイコーエブソン株式会社 代理人 弁理士 上 柳 稚 巻 (他1名)



THIS PAGE BLANK (USPTO)